引言：光刻工艺系半导体工艺中最重要的工艺之一，而涉及该道工艺的设备却一直被海外垄断，尤其是针对先进制程的EUV，被ASML独家垄断，国内上海微电子与海外差距甚远，即便国内不断利用多重曝光等工艺，也仅能勉强制做7nm芯片，但也面临低良率、高成本的问题。
而2023年，Canon发布纳米压印，作为光刻机三巨头之一，其一直徘徊在中低端领域无甚作为，但新发布的纳米压印却能制造5nm甚至更小的芯片，这是否意味着有新的技术路线可以颠覆光刻，国内是否也有弯道超车的机会？
光刻机 vs 纳米压印 Canon在2023年底发布了一台新的“光刻机”，用的是非主流的纳米压印技术。主流的光刻机用的是光刻技术，通过曝光显影，让光透过掩模版，照在硅片上的光刻胶涂层上，让胶体感光硬化，再用化学溶剂去软存硬，把掩模版上的器件图案留在硅片上，然后进行后续的定向刻蚀或离子注入。
纳米压印的原理是机械倒模，掩模版是一个透明摸具，将它倒扣在硅片上的胶体涂层，把纳米级别的器件图形直接压出来，然后照射紫外光，让胶体固化定型，最后脱模，以把集成电路图形留在硅片上。
纳米压印诞生的契机 得益于光刻的“快”及其在大批量生产上的优势，光刻一直是过去的主流工艺，那为什么还要研发纳米压印呢？ 因为光刻的衍射极限问题。随着芯片制程的缩小，光的波动性愈发明显，当达到纳米尺度，光线透过掩膜板就不走直线，而是会发生衍射，导致曝光图形失真。
光源波长越长，衍射效应越严重，这是物理极限导致的技术瓶颈。即便用上多重曝光或相移掩膜等技术，也只能在工艺上补足，难以用于量产5nm芯片。想要量产5nm芯片，要么输出波长更短的光（EUV，用大功率电源激发等离子体，打出极紫外光，耗电量极高），要么改换其他技术路线，例如：纳米压印。
人们希望通过纳米压印规避衍射极限，继续缩小芯片制程。Canon在2023年底发布的产品，根据产品数据，能做到14nm线宽、5nm工艺，未来经过改进，甚至可以做到10nm线宽、2nm工艺。
目前的光刻机三巨头（ASML、Nikon、Canon）差距明显，在28nm以下的制程中，ASML基本处于垄断地位，尤其是EUV领域，只有ASML能做；Nikon虽然有高端DUV机型，但出货量和ASML不在一个水平；Canon的光刻机则主要针对中低端制程，先进制程已经放弃躺平。这次的纳米压印也是Canon对自身产品的补足。
纳米压印的技术优势 纳米压印设备最突出的优点——便宜。他既不需要EUV里的大功率光源，也不需要DUV里大量的镜片（ASML的某些机型，蔡司的镜头占了近一半的成本）。光刻机利用昂贵的镜头组，矫正光学投影里的各种相差、场曲和形变。而纳米压印是采取局部加热，利用热膨胀来矫正形变。因此，纳米压印在设备中只有对准和照明系统会用到少量的小镜头，大幅节约成本。纳米压印的另一大优势，是在某些特殊工艺中能大幅减少步骤。例如，在做DRAM的铜互联时，要形成一个T字形接口，传统的双大马士革工艺需要23个步骤（先做上面一横再做下面一竖，经过两次光刻，加上后续的氧化、沉积、刻蚀），而纳米压印简化至9步（可以1次压出T字形）。芯片工艺步骤少，生产速度就快，产能就高，成本就低。 纳米压印的技术劣势 Canon在2017年就做出了纳米压印的样机，为什么拖到2023年底才发布？这里面一定是有原因的。半导体在生产过程中最关注的两点——产能&良率，更高的产出效率、更高的良率，意味着更低的成本，这背后是盈利的希望。（一）产能纳米压印最大的缺点之一就是产能。光刻机采购中关注的核心参数包括分辨率、WPH（Wafers per hour），其中WPH指机器一小时能处理的硅片数量，ASML1980di的WPH是275，光刻一片12寸晶圆，用时不超过13s，一张晶圆包括96个曝光区，每个曝光区从定位到曝光仅用时0.1s。而纳米压印的“盖章”速度不可能呢么快，因为每“盖”一次，都需要定位、压模、光照固化、脱模，步骤繁琐。Canon在2015年的第一台样机WPH只有40，2016年提升至60，2017年经过与东芝的合作，提升至80，预计最新的机型WPH约100，边际增长缓慢。目前一台新款光刻机的WPH一般在200-300。即便是产能较低的EUV，也已达到170。所以纳米压印在产能上的短板非常明显，目前的速度只能算勉强够用。（二）良率——单层纳米压印虽然听起来很简单，只是在压印的基础上添加了紫外光照射、局部加热等步骤，但在实际开发中需要解决很多技术难题。纳米压印的每一次“盖章”，要确保胶体即能完整填充每一个凹槽，又不会被挤压外溢，影响到邻近区域。这对于移动测控、表面平整度、材料性能、胶体用量都有极高的要求。在光刻的涂胶过程中，光刻胶是简单旋涂在整张硅片上的。但压印的胶体，需要先根据模板上的图案密度做推演，该凸的地方要多喷，该凹的地方要少喷或者不喷，机器要用一套精密的打胶算法，精确控制喷涂位置和喷射量（这也是Canon布局的原因之一，与其打印机技术有同源性）。其次，在胶体完成精准喷涂，被紫外光固化后，如何做到完美脱模。纳米尺度下的微观结构非常脆弱，如果胶体固化太硬，脱模时就容易断裂，如果太软，又容易变形，或者产生缺陷。因此，Canon从2012年投入纳米压印的研发，到17年把样机提供给东芝做量产实验，这期间有很长的时间是在研究胶体和模板的材料特性。（三）良率——多层Canon是步进式压印，需要保证每次定位的精度，否则在多层叠加的过程中，偏离度的累加会大大影响良率。同时，纳米压印虽然没有衍射的光学制约，但也有自己的机械限制。在每一次“盖章”中，还需确保完全清除模具中的每一种胶体分子。一旦在第一次印刷中发现了缺陷，这些缺陷将在整个晶圆上复制，导致整个晶圆被损坏。在压印过程中，需要对硅片施加额外的机械应力，而一枚芯片的生产需要反复经历十几次光刻或者压印。如果在前面的结构中已经做了不受力的材料或者脆弱的微观结构，那压印就用不了，只能上无损的光刻。（四）成本纳米压印虽然设备成本低，但是耗材成本高——压印模板。纳米压印由于不用成像镜头组，所以也不能利用光学投影做图像倍缩。光掩模可以作4:1的大板，而压印必须用1:1的精细模板。这导致压印模板的生产非常昂贵。其次压印模板是和胶体直接接触的，而接触胶体会影响模板的寿命。压印模板是非常昂贵的耗材，如果不能提高模板寿命，那机器的使用成本就很大。所以，虽然Canon早在2017年就做出了样机，但拖到2023年底才发布，这期间除了对机器本身的改进迭代，他们也和上下游一起配套研发了高寿命模板。2017年Canon和东芝合作的时候，1个模板只够生产36个lots（25片晶圆=1lots），2019年提升至1个模板可以生产340个lots，使得模板的成本大幅下降。但相比光掩模板还是要贵，只有在某些能缩短步骤的工艺中（如：存储），可以做到比DUV或EUV更低。这是Canon设备卖给存储大厂的重要原因之一。所以纳米压印还无法取代光刻机，因为它的产能、良率、使用条件还有诸多限制，只能用在某些芯片的细分领域（缺陷率要求更低、层数较少的器件，或能显著缩短步骤的工艺环节），替代部分DUV和EUV，起到节省工艺步骤、降低耗电量、控制总成本的辅助作用。同时光刻机已经得到了长期的成熟验证，而纳米压印的进入，仍需要一段时间的检验。
